Hoe om Vivado -simulasie te gebruik: 6 stappe

2024 Outeur: John Day | [email protected]. Laas verander: 2024-01-30 07:27

Ek het hierdie simulasieprojek vir 'n aanlynklas gedoen. Die projek is geskryf deur Verilog. Ons sal simulasie in Vivado gebruik om die golfvorm in enable_sr (aktiveer syfer) te visualiseer van die stophorlosie -projek wat voorheen geskep is. Boonop gebruik ons die stelseltaak om die fout wat ons in die ontwerp gemaak het, te vertoon.

Stap 1: Voeg bronne by en kies “Voeg of skep simulasiebronne

Stap 2: Skep lêer genaamd Enable_sr_tb

Stap 3: Skep toetsbanklêer

1. Voer die module enable_sr uit die stophorlosie -projek in. Dit is die lêer wat ons wil simuleer

2. Skep toetsbankmodule enable_sr_tb ();

3. Sleutel insette en uitsette van die module enable_sr () in. Onthou dat die insette vir enable_sr nou in registertipe is, terwyl die uitsette 'n netto tipe word.

4. Instantieer die eenheid wat getoets word (uut), wat die enable_sr is

5. Genereer klok, watter tydperk (T) 20ns is

6. Gebruik die voorwaardelike verklaring om 'n foutkontrole -stelsel te skep. In hierdie voorbeeld wil ons kyk of daar meer as een syfer aktief is.

Opmerking: in die oorspronklike enable_sr () -lêer moet ons die patroon begin met 4'b0011 sodat daar twee syfers aktief is om 'n fout te skep

7. Gebruik die stelsel taak $ display om die fout te wys

8. Gebruik die systeemtaak $ finish om die simulasie op 400 ns te voltooi

Stap 4: Stel die Enable_sr_tb as die hoogste vlak in die simulasie in

Stap 5: Begin sintese en gedragsimulasie

1. Voer die sintese uit voordat u gedragsimulasie uitvoer om seker te maak dat daar geen sintaksisfoute in die toetsbanklêer en eenheid onder die toetslêer is nie
2. Begin die gedragsimulasie

Stap 6: Evalueer die simulasieresultaat

U sal die simulasievensters sien. Dit bevat verskillende panele.

U sal die foutboodskap in die bedieningspaneel sien. Dit wys dat meer as een syfer aktief is gedurende die simulasieperiode.

U kan ook die golfvorm in die omvang sien

Die projeklêer is aangeheg.